(1)qpsk解調器主要包括時鐘產生電路、qpsk（四相相移鍵控）解調器、前向糾錯(fec)單元和輸出控制電路等部分。時鐘產生電路為pll頻率合成器，首先由外部晶體振蕩產生基準時鐘，再由集成在片內的vc0分頻產生解調和fec所需的各種時鐘。qpsk解調器由匹配濾波器、數字振蕩器、定時時鐘恢復環路、載波恢復環路、自動增益控制(agc)電路等組成，如下圖所示。
　　
　　匹配濾波器為平方根升余弦濾波器，該濾波器工作在2/t的恒定輸入速率上。時鐘恢復環路包括i、q分量內插濾波器和定時誤差檢測器，定時誤差檢測器用來捕獲時鐘信號，內插濾波器確定環路特性和數字振蕩器(nco)的增益。
　　
　　載波恢復環路由相位誤差檢測器、數字環路濾波器、相位環路檢測器、頻率掃描發生器和頻率鎖定指示器組成。qpsk解調芯片內有兩個嵌入的數字自動增益控制(agc)電路，第一個agc與片外的rc濾波電路組成寬帶agc電路，產生脈寬調制信號輸出到調諧器，使調諧器的增益受此信號控制。第二個agc為數字窄帶agc，主要完成數字信號帶寬的功率 優化。
　　
　　(2)qpsk解調時，d/a轉換器輸出的i、q信號中的基帶信號以固定采樣速率輸入到qpsk解調器中的載波恢復環路。相位誤差檢測器使用由信噪比決定的兩種增益完成誤差檢測，進行載波相位跟蹤。
　　
　　此時頻率掃描發生器搜索正確的載波頻率，當載波頻率接近輸入信號頻率時，載波信號進入相位鎖定范圍，環路達到鎖定狀態，實現載波捕獲。載波恢復環路通過捕獲載波和跟蹤載波相位完成載波恢復，解出基帶信號。該信號送到匹配濾波器，由匹配濾波器在i、q分支上選擇滾降因子(0.35)來完成匹配濾波，匹配濾波器始終保持每4個符號采樣一次。
　　
　　當符號速率較低時，采用較多的采樣次數；當符號速率較高時，采用較少的采樣次數。匹配濾波器的輸出端接有一個精度達0.5db的數字窄帶agc電路，使qpsk解調器輸出的信號以 優的均分送到fec單元。
　　
　　(3)fec單元包括viterbi解碼器、去交織器和里德一索羅門解碼器。viterbi解碼器用于內碼解碼，支持1/2、2/3、3/4、5/6、6/7、7/8的收縮碼率。去交織器完成卷積去交織處理，處理的 大塊長度為204字節，交織深度為12。

相關文章

• 上一篇： 一體化調諧解調器的結構
• 下一篇： 業余電臺的通話程序