通過加計數時鐘(cpu)可以獲得加計數功能；通過減計數時鐘(cpd)可以獲得減計數功能；利用預置端po(20)、p1(21)、p2(22)、p3(23)和選通端pe實現預置數的設置；利用復位端r將輸出數據清零。
　　
　　192的輸出有輸出端qo.qi、q2、q3及進位位輸出端co和借位位輸出端bo。
　　
　　192在作加計數時，從加計數時鐘端cpu輸入，這時的減計數時鐘端cpd必須置1；同樣，作減計數時，從減計數時鐘端cpd輸入，這時的加計數時鐘端cpu必須置1；在預置數時，當預置數選通端pe為“0”時，預置數從預置端po、pl、p2、p3輸入，送到輸出端qo、q1、q2、q3。
　　
　　進位位輸出端co在輸出端qo、q1、q2、q3為1001（即十進制數“9”）并且同步加時鐘脈沖的下降沿時為“0”；在加時鐘脈沖的下一個上升沿到來時，進位位輸出co回到“1”，即給出一個進位位的上升沿，這個進位位的上升沿可以作為高位192的加計數時鐘脈沖。同樣，借位位輸出端bo在輸出端qo、q1、q2、q3為0000（即十進制數“0”）并且減時鐘脈沖的下降沿時為“o”；在減時鐘脈沖的下一個上升沿到來時，借位位輸出bo回到“l”，即給出一個借位位的上升沿，這個借位位的上升沿可以作為高位192的減計數時鐘脈沖。
　　
　　192的真值表如下表所示。

　　從表中可以看出，在加計數過程中，隨著輸入的時鐘脈沖數的增加(0~9)，輸出從0000增加到1001，當輸出為1001后進位位由高電平轉變為低電平，隨著加計數時鐘脈沖的繼續增加，輸出由1001變為0000，同時進位位由低電位轉變為高電位，給出進位脈沖的上升沿；同理，在減計數過程中，隨著輸入的時鐘脈沖數的增加(0~9)，輸出從1001減少到0000，當輸出為0000后借位位由高電平轉變為低電平，隨著加計數時鐘脈沖的繼續增加，輸出由0000變為1001，同時借位位由低電位轉變為高電位，給出借位脈沖的上升沿。
　　
　　192的功能表如下表所示。

　　從表中可以看到，當清零端r為高電平“l”時，不管其他輸入端如何，輸出端均被清零，為0000；當pe端為“0”時192為預置數狀態，無論加計數時鐘和減計數時鐘的狀態如何，輸出均與選通端相同，即與加計數時鐘和減計數時鐘的狀態無關。只有在清零端為“0”、選通端pe為“1”時，計數時鐘脈沖才會有效，但是需要注意的是，加計數狀態時，減計數時鐘必須為“l”；而減計數狀態時，加計數時鐘必須為“1”。
　　
　　選通端為“1”時選通端不起作用，輸出端僅受加、減計數時鐘的控制。
　　
　　通過上表的描述，可以得到192的主要波形圖，如下圖所示。

　　通過上表和上圖的描述，就可以知道怎樣使192正常運行了。

相關文章

• 上一篇： 將撥碼開關用于驅動開關管來驅動繼電器
• 下一篇： 基本晶體管放大器存在的問題